Cadence Design Systems > 实例探究 > 飞思卡尔半导体转向 UVM-MS 以提高验证效率

飞思卡尔半导体转向 UVM-MS 以提高验证效率

技术

分析与建模 - 数字孪生/模拟
传感器 - 温度传感器

适用行业

汽车
半导体

适用功能

产品研发
质量保证

用例

制造过程模拟
虚拟现实

服务

系统集成
测试与认证

关于客户

飞思卡尔半导体公司是嵌入式处理解决方案的领先供应商，为汽车、消费、工业和网络等多个市场提供嵌入式处理解决方案。该公司的技术涵盖微控制器、微处理器、传感器和模拟 IC。飞思卡尔半导体总部位于德克萨斯州奥斯汀，在 20 多个国家/地区设有设计、研发、制造和销售业务。尽管每个新项目中数字逻辑的使用都在迅速增加，但该公司的模拟和传感器部门主要管理模拟组件。该部门的模拟工程师在设计验证语言方面的专业知识有限，但他们在执行混合信号片上系统 (SoC) 的顶层验证方面发挥着关键作用。

登录后查看完整内容

挑战

飞思卡尔半导体是嵌入式处理解决方案领域的领导者，在提高混合信号片上系统 (SoC) 顶层验证的效率方面面临着重大挑战。该公司的模拟和传感器部门主要管理模拟组件，该部门正在努力应对新项目中越来越多地使用数字逻辑的问题。大多数模拟工程师在设计验证语言方面的专业知识有限，但他们参与执行混合信号 SoC 的顶层验证至关重要。模拟工程师创建的传统测试平台基于原理图输入和多个配置视图，并依赖于波形检查。然而，先进的验证方法通常以数字为中心、命令行驱动，并且基于面向对象的语言（例如 SystemVerilog）。这对弥合模拟和数字验证方法之间的差距提出了重大挑战。

登录后查看完整内容

解决方案

为了应对这一挑战，飞思卡尔半导体的验证团队使用基于预处理器宏和 SystemVerilog API 的特定领域语言开发了一个以数字为中心的验证环境。这种环境允许模拟工程师执行自检顶层模拟。通过 Verilog 配置，用户可以选择每个测试用例所需的被测设计 (DUT) 抽象。然后，该团队将通用验证方法 (UVM) 集成到下一代电池监控 IC 的设计验证环境中。飞思卡尔半导体使用 Cadence® Virtuoso® 模拟设计环境来实施其 UVM/混合信号方法。该团队还在 Virtuoso 模拟设计环境中利用了新的统一网表技术，这加速了使用 Cadence Virtuoso AMS Designer Simulator 进行网表列出和精心制作模拟器快照的过程。他们使用 Cadence Incisive® Enterprise Simulator 中的 Cadence SimVision 调试环境来调试其混合信号设计，并使用 Cadence Incisive vManager™ 解决方案来实现更好的覆盖范围和可追溯性。

登录后查看完整内容

运营影响

The transition to UVM and the implementation of a digital-centric verification environment resulted in a significant improvement in Freescale Semiconductor's verification process. The new methodology was quickly adopted by the company's analog designers, who could continue to develop directed tests using mixed-signal configurations in SPICE/behavior Verilog-AMS abstraction. Design verification engineers could complement top-level verification with UVM-powered constrained random stimulus using wreal configurations. The new methodology not only fostered 2X better productivity at the top level for both analog and digital verification engineers but also significantly reduced the verification effort for derivative products. The company achieved better coverage and improved detection of hard-to-find bugs, enhancing the overall quality and reliability of their products.

登录后查看完整内容

数量效益

Significantly faster top-level verification of mixed-signal SoCs using wreal configurations
2X more verification productivity for digital and analog engineers achieved through rapid simulation launch and re-invoke
Improved coverage and traceability with Incisive vManager solution

登录后查看完整内容